

SOS

অতি সংক্ষিপ্ত প্রশ্নোত্তর :

*** ১। সিকুয়েন্সিয়াল লজিক সার্কিট বলতে কী বুঝায়?

বাকাশিবো- ২০০৩, ১২, ১৩'পর্যি, ১৭'পর্যি, ১৮, ১৯, ১৯'পর্যি

উত্তর : যে Logic Circuit এর Output শুধুমাত্র বর্তমান ইনপুটের উপর নির্ভরশীল নয়, তার পূর্বের ইনপুটের উপরও নির্ভরশীল সেই সকল Logic Circuit কে সিকুয়েন্সিয়াল লজিক সার্কিট (Sequential Logic Circuit) বলে।

যেমন : Flip-Flop, Register, Counter ইত্যাদি।

*** ২। Latch কী?

বাকাশিবো- ২০১৩'পর্যি, ১৯'পর্যি

উত্তর : Latch এক ধরনের Bi-Stable Digital Circuit, এর দুটি Stable বা স্থির অবস্থা থাকে (0 এবং 1)। দুটি NAND অথবা NOR Gate যদি এমনভাবে যুক্ত থাকে যে, একটি Input অন্যটির Output এর সাথে সংযুক্ত তাকে Latch বলে।

** ৩। Latch কত প্রকার ও কী কী?

বাকাশিবো- ২০১৪'পর্যি, ১৬'পর্যি

উত্তর : Latch কে প্রধানত দুই ভাগে ভাগ করা হয়।

যথা : ১) NAND Latch ২) NOR Latch.

*** ৪। **Tri-State** বলতে কী বুঝায়?

বাকাশিবো- ২০০৯, ১৩, ১৪ 'পরি

উত্তর : যে বাফারের তিনটি সম্ভাব্য Output থাকে, তাকে Tri-State বলে। [Note : Tri = তিন, State = অবস্থা]

*** ৫। **Flip-Flop** এর প্রকারভেদ উল্লেখ কর।

বাকাশিবো- ২০০৩, ১৯'পরি

উত্তর : Flip-Flop কে প্রধানত পাঁচ ভাগে ভাগ করা হয়। যথা :

- i) R - S Flip-Flop (R = Reset, S = Set)
- ii) D - Flip-Flop (D = Data)
- iii) T - Flip-Flop (T = Toggle)
- iv) JK Flip-Flop (J = Jack, K = Kilvy)
- v) JK Master Slave Flip-Flop

*** ৬। **Race Condition** কাকে বলে?

উত্তর : RS Flip-Flop এ যখন দুটি Input ১ হয়, তখন Output নির্ণয় করা যায় না, RS Flip-Flop এর এই অবস্থাকে Race Condition বলে।

*** ৭। **Toggle Condition** বলতে কী বুঝায়?

বাকাশিবো- ২০১০'পরি, ১৫'পরি



উত্তর : J-K Flip-Flop এ যখন দুটি Input 1 হয়, তখন Output পূর্বের অবস্থার বিপরীত হয়। ইহাকে Toggle Condition বলে।

SOS**সংক্ষিপ্ত প্রশ্নোত্তর :**

*** ১। কম্বিনেশনাল ও সিকুয়েন্সিয়াল লজিক সার্কিটের মাঝে পার্থক্য লেখ।

বাকাশিবো- ২০১৯, ১৯'পরি

উত্তর : পার্থক্য নিচে দেওয়া হলো :

কম্বিনেশনাল লজিক সার্কিট	সিকুয়েন্সিয়াল লজিক সার্কিট
১) যে লজিক সার্কিটের Output শুধুমাত্র বর্তমান Input এর উপর নির্ভরশীল, তাকে কম্বিনেশনাল লজিক সার্কিট বলে।	১) যে লজিক সার্কিটের Output শুধুমাত্র বর্তমান Input এর উপর নির্ভরশীল নয়, তার পূর্ববর্তী Output এর উপরও নির্ভরশীল, তাকে সিকুয়েন্সিয়াল লজিক সার্কিট বলে।
২) Memory Element এর প্রয়োজন নেই।	২) Memory Element প্রয়োজন।
৩) Triggering করতে হয় না।	৩) Clock এর মাধ্যমে Triggering করে।
৪) চিত্র : 	৪) চিত্র : 
৫) উদাহরণ : Adder, Subtractor, Multiplexer, Demultiplexer, Encoder, Decoder ইত্যাদি।	৫) উদাহরণ : Flip-Flop, Register, Counter ইত্যাদি।

*** ২। Edge ও Level Triggering বলতে কী বুঝায়?

বাকশিবো- ২০১৩'পরি, ১৫'পরি, ১৬, ১৬'পরি

উত্তর :

Level Triggering

- Positive
- Negative


$$\begin{matrix} 0-0 \\ 1-1 \end{matrix} \} \text{Level Triggering}$$

$$\begin{matrix} 0-0 = \text{Negative Level Triggering} \\ 1-1 = \text{Positive Level Triggering} \end{matrix}$$

Edge Triggering

- Positive
- Negative


$$\begin{matrix} 0-1 \\ 1-0 \end{matrix} \} \text{Edge Triggering}$$

$$\begin{matrix} 1-0 = \text{Negative Level Triggering} \\ 0-1 = \text{Positive Level Triggering} \end{matrix}$$


*** ৩। NAND এবং NOR Latch এর প্রতীক ও ট্রুথ টেবিল আঁক।


বাকশিবো- ২০১২, ১৮

উত্তর :



Truth Table

S	R	Output (Q)
0	0	Invalid
0	1	1
1	0	0
1	1	No Change



Truth Table

S	R	Output (Q)
0	0	No Change
0	1	0
1	0	1
1	1	Invalid

*** ৪। Latch ও Flip-Flop এর মাঝে পার্থক্য লেখ।

বাকাশিবো- ২০১৫, ১৫'পরি, ১৮'পরি, ১৯

উত্তর : Latch ও Flip-Flop এর মাঝে পার্থক্য নিচে উল্লেখ করা হলো-

Latch	Flip-Flop
১) Flip-Flop একটি Bi-Stable Circuit, যার দুটি স্থায়ী অবস্থা থাকে (0, 1) এবং অনির্দিষ্ট সময়ের জন্য Binary Bit Store করতে পারে।	১) একটি Bi-Stable Asynchronous Circuit. এর ২'টি মান আছে 0=Reset, 1=Set. এটি Input অনুসারে তার Output পরিবর্তন করে।
২) Memory Element হিসাবে ব্যবহৃত হয়।	২) Switch হিসাবে ব্যবহৃত হয়।
৩) এর দুইটি Output থাকে।	৩) এর একটি Output থাকে।
৪) Control Signal হিসাবে Clock Pulse ব্যবহৃত হয়।	৪) Control Signal হিসাবে Asynchronous Signal ব্যবহৃত হয়।

** ৫। Flip-Flop এ Edge Triggering এর সুবিধা লেখ।

বাকাশিবো- ২০১৪'পরি, ১৬'পরি, ১৯'পরি

উত্তর : Flip-Flop এ Edge Triggering এর ক্ষেত্রে Pulse এর Positive অথবা Negative Edge Triggering এর সময় Input অনুসারে Output পরিবর্তিত হয়। কিন্তু Flip-Flop এ Level Triggering ব্যবহার করা হলে Clock Pulse এর যতক্ষণ 1 বজায় থাকে ততক্ষণ Output পাওয়া যায়। ফলে 0 এর জন্য কোনো Output পাওয়া যায় না। অর্থাৎ Clock Pulse এর অর্ধেক সাইকেলে কোনো Output পাওয়া যায় না। তাই Flip-Flop এ Edge Triggering ব্যবহার করা হয়।

*** ৬। **Flip-Flop** এর ব্যবহার বা প্রয়োগক্ষেত্রগুলো লেখ।

বাকাশিবো- ২০১৪'পরি, ১৫'পরি, ১৬, ১৮


উত্তর : Flip-Flop এর ব্যবহার নিচে দেওয়া হলো :

- Data Storage এ।
- Data Transfer এ।
- Latch এ।
- Resistor এ।
- Counter Circuit এ।
- Frequency Division এ।

** ৭। **SR Flip-Flop** এর চিত্র আঁক।

বাকাশিবো- ২০১৫'পরি, ১৯

উত্তর :




*** ৮। D Flip-Flop এর মূলনীতি বর্ণনা কর।


DUET: 2001-02; বাকাশিবো- ২০১৪'পরি, ১৭'পরি, ২০

উত্তর :

Block Diagram



Logic Diagram



Truth Table

CP	D	$Q_{(t+1)}$	Operation
0	*	No	No Operation
1	0	0	Set
1	1	1	Reset


বর্ণনা : যদি Clock Pulse না দেওয়া হয়, তবে D এর মান 0 বা 1 যাই দেওয়া হোক না কেন Output এ কোনো পরিবর্তন হবে না। অর্থাৎ No Change. Clock Pulse এর উপস্থিতিতে D এর মান যা দেওয়া হয়, Output এ তাই পাওয়া যায়। অর্থাৎ $D = 1$ হলে $Q = 1$ এবং $D = 0$ হলে $Q = 0$. এ কারণে D Flip-Flop কে Data/ Memory/ Buffer ও বলা হয়।

*** ৯। একটি J - K Flip-Flop এর লজিক চিত্রসহ Truth Table আঁক।

DUET: 2001-02; বাকাশিবো- ২০১১'পরি, ২০'পরি

উত্তর :

Block Diagram



Truth Table


CP	J	K	$Q_{(t+1)}$	Operation
0	*	*	NO	No Operation
1	0	0	NC	No Change
1	0	1	0	Reset
1	1	0	1	Set
1	1	1	-	Toggle Condition

SOS**রচনামূলক প্রশ্নোত্তর :**


*** ১। Clocked SR Flip-Flop circuit এর কার্যপ্রণালি বর্ণনা কর।

বাকাশিবো- ২০১৭'পরি, ২০'পরি

উত্তর :

Block Diagram**Truth Table**

CP	S	R	$Q_{(t+1)}$	Operation
0	*	*	NO	No Operation
1	0	0	NC	No Change
1	0	1	0	Reset
1	1	0	1	Set
1	1	1	*	Toggle Condition

Logic Diagram

Race Condition : S-R Flip-Flop এ যখন ২টি Input High হয় তখন Output Determine করা যায় না। এই অবস্থাকে Race Condition বলে।


কার্যপ্রণালি :

- Clock Pulse এর অনুপস্থিতিতে S ও R এর মান যাই হোক না কেন কোনো Operation হবে না।
- Clock Pulse এর উপস্থিতিতে $S = 0$, $R = 0$ হলে Output হবে তার পূর্বের Output এর মান। অর্থাৎ No Change.
- Clock Pulse এর উপস্থিতিতে $S = 0$, $R = 1$ হলে Reset (0).
- Clock Pulse এর উপস্থিতিতে $S = 1$, $R = 0$ হলে Set (1).
- Clock Pulse এর উপস্থিতিতে $S = 1$, $R = 1$ হলে Output নির্ণয় করা যায় না। এই অবস্থাকে Race Condition বলে।


*** ২। J - K Flip-Flop বর্ণনা কর।

বাকাশিবো- ২০১২, ১৩'পরি, ১৪'পরি, ১৯'পরি, ২০, ২৩

উত্তর :

Block DiagramTruth Table

CP	J	K	$Q_{(t+1)}$	Operation
0	*	*	NO	No Operation
1	0	0	NC	No Change
1	0	1	0	Reset
1	1	0	1	Set
1	1	1	-	Toggle Condition

Logic Diagram

Toggle Condition : J-K Flip-Flop এ যখন দুটি Input 1 হয়, তখন Output পূর্বের অবস্থার বিপরীত হয়। ইহাকে Toggle Condition বলে।


কার্যপ্রণালি :

- Clock Pulse এর অনুপস্থিতিতে J ও K এর মান যাই হোক না কেন কোনো Operation হবে না।
- Clock Pulse এর উপস্থিতিতে $J = 0$, $K = 0$ হলে Output হবে তার পূর্বের Output এর মান। অর্থাৎ No Change.
- Clock Pulse এর উপস্থিতিতে $J = 0$, $K = 1$ হলে Reset (0).
- Clock Pulse এর উপস্থিতিতে $J = 1$, $K = 0$ হলে Set (1).
- Clock Pulse এর উপস্থিতিতে $J = 1$, $K = 1$ হলে Output তার পূর্বের অবস্থার বিপরীত হয়। অর্থাৎ 0 হলে 1 এবং 1 হলে 0 হবে। এই অবস্থাকে Toggle Condition বলে।

*** ৩। J - K Master Slave Flip-Flop এর চিত্রসহ বর্ণনা
দাও।

বাকশিৰো- ২০১৩'পরি, ১৪'পরি, ১৫'পরি, ১৬, ১৬'পরি, ১৮

উত্তর :



Truth Table

CP	J	K	Q_t	$Q_{(t+1)}$	Operation
0	*	*		NO	No Operation
1	0	0	0	0	No Change
1	0	0	1	1	No Change
1	0	1	0	0	Reset
1	0	1	1	0	Reset
1	1	0	0	1	Set
1	1	0	1	1	Set
1	1	1	0	1	Toggle
1	1	1	1	0	Toggle

কার্যপ্রণালি : দুটি Clock যুক্ত Flip-Flop দিয়ে J - K Master Slave Flip-Flop গঠন করা যায়। এদের একটিকে Master এবং অন্যটিকে Slave বলে। Clock = 1 হলে Master Active এবং Slave Inactive. আবার Clock = 0 হলে Master Inactive এবং Slave Active থাকে।

i) Clock Pulse এর অনুপস্থিতিতে J ও K এর মান যাই হোক না কেন কোনো Operation হবে না।

- ii) Clock Pulse এর উপস্থিতিতে $J = 0$, $K = 0$ হলে Output হবে তার পূর্বের Output এর মান। অর্থাৎ No change.
- iii) Clock Pulse এর উপস্থিতিতে $J = 0$, $K = 1$ হলে Reset (0).
- iv) Clock Pulse এর উপস্থিতিতে $J = 1$, $K = 0$ হলে Set (1).
- v) Clock Pulse এর উপস্থিতিতে $J = 1$, $K = 1$ হলে Output তার পূর্বের অবস্থার বিপরীত হয়। অর্থাৎ 0 হলে 1 এবং 1 হলে 0 হবে। এই অবস্থাকে Toggle Condition বলে।

বাংলাদেশ কারিগরি শিক্ষা বোর্ড, ঢাকা
ডিপ্লোমা ইন ইঞ্জিনিয়ারিং
৪র্থ পর্ব সমাপনী পরীক্ষা- ২০২৩
টেকনোলজি: ইলেকট্রিক্যাল (২০২২ প্রবিধান)
বিষয়: ডিজিটাল ইলেকট্রনিক্স
বিষয় কোড: ২৬৮৪৫

সময়: ৩ ঘন্টা

পূর্ণমান: ৯০

ক ও খ-বিভাগের সকল প্রশ্নের এবং গ-বিভাগের যে কোন ৫ (পাঁচ) টি
প্রশ্নের উত্তর দাও ।

ক-বিভাগ (মান: $২ \times ১০ = ২০$)

- ১। Logic Gate কী?
- ২। Analog Signal-এর চিত্র অঙ্কন কর ।
- ৩। Rise Time ও Fall Time বলতে কী বোঝায়?
- ৪। Number System কয় প্রকার ও কী কী?
- ৫। Truth-Table কী?
- ৬। BCD Code কী?
- ৭। $2AB_{(16)}$ কে বাইনারিতে প্রকাশ কর ।
- ৮। পূর্ণনাম লেখ : EPROM ও CMOS.
- ৯। Universal Logic Gate বলতে কী বোঝায়?
- ১০। D/A Converter কাকে বলে?

খ-বিভাগ (মান: ৩ × ১০ = ৩০)

- ১১। Multiplexer-এর কাজ কী?
- ১২। লজিক গেট কয় প্রকার ও কী কী?
- ১৩। $1011011_{(2)}$ কে গ্রে-কোডে রূপান্তর কর।
- ১৪। Digital IC-এর বৈশিষ্ট্যগুলো লেখ।
- ১৫। 2's Compliment পদ্ধতিতে $D_{(16)}$ হতে $A_{(16)}$ বিয়োগ কর।
- ১৬। NAND Gate-এর প্রতীকসহ ইলেকট্রিক্যাল সার্কিট অঙ্কন কর।
- ১৭। Logic families-এর প্রকারভেদ উল্লেখ কর।
- ১৮। A/D Converter-এর লজিক সার্কিট অঙ্কন কর।
- ১৯। Half Adder-এর লজিক সার্কিট অঙ্কন কর।
- ২০। MOS ও CMOS-এর মাঝে পার্থক্য লেখ।

গ-বিভাগ (মান: ৮ × ৫ = ৪০)

- ২১। $Y = \bar{A}\bar{B}CD + ABCD + \bar{A}C\bar{D} + ABC$ -কে কারনু ম্যাপ-এর সাহায্যে সরলীকরণপূর্বক লজিক সার্কিট অঙ্কন কর।
- ২২। Full Adder-এর মূলনীতি, Logic Diagram ও Truth-Table বর্ণনা কর।
- ২৩। Hamming Code ব্যবহারপূর্বক ত্রুটি সনাক্তকরণ পদ্ধতি আলোচনা কর।
- ২৪। J-K Flip-flop-এর কার্যপ্রণালি চিত্রসহ বর্ণনা কর।
- ২৫। NAND Gate ও NOR Gate-এর সার্বজনীনতা প্রমাণ কর।
- ২৬। Open Collector TTL NAND Gate-এর চিত্রসহ অপারেশন বর্ণনা কর।
- ২৭। CMOS NOR Gate-এর চিত্র অঙ্কনপূর্বক কার্যপ্রণালি বর্ণনা কর।